BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-125084

(43) Date of publication of application: 06.05.1994

(51)Int.CI.

H01L 29/784 G02F 1/136 H01L 27/146 H01L 21/336

(21)Application number : **04–297651**

(71)Applicant: SEMICONDUCTOR ENERGY LAB

CO LTD

(22)Date of filing:

09.10.1992


(72)Inventor: KOBORI ISAMU

(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57)Abstract:

PURPOSE: To control crystallinity and to easily form two types of TFT by altering a process to a minimum limit by specifying a thickness of one active layer and a thickness of an active layer of the other thin film transistor in an integrated circuit having two polysilicon thin film transistors on the same substrate.

CONSTITUTION: A first base oxide film 102 and a first amorphous silicon film 103 are deposited on a substrate 101. A second silicon oxide film 104 and a second amorphous silicon film 105 are deposited on the film 103. Then, a second silicon oxide film 107 and a second amorphous silicon 106 remains only on a peripheral circuit region, and the film 103 is exposed on the other region. An insular region 108 is formed on the exposed part, and crystallized by hot annealing at 450°C. Thus, two types of TFT having a thickness of one active layer of 70nm or less and the other of 70nm or more can be formed.



LEGAL STATUS

[Date of request for examination]

31.03.1998

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

3173747 [Patent number] 30.03.2001 [Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

Searching PAJ 페이지 2 / 2

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

일본공개특허공보 평06-125084호(1994.05.06) 1부.

[첨부그림 1]

(19)日本国特許庁(J F	(12)	公開 特	許 会報 (A)	(11)特許出願公路 特開平6一 (43)公開日 平成6年	125084
(Bi)linci*	俄別記号	庁内整理部 号	P.1		技術表示包折
HOLL 29/784 GOEF 1/138 HOLL 27/148	5.0 0	9018—2K			
H U I C 2//140		9058—4M 7210—4M		9/78 311 C 7/14 C 簡求項の数 6 (全 10 頁)	最終夏に続く
(21)出版争号 《	417 4-297851		(77)生魔人。		
C220出版日 平	4文4年(1992)1D	月月日		院式会社学導体エネルギー研 神奈川県摩木市長各398 登 地	969T
			(72)希明者	小腿 勇 神奈川原摩木市長音398番地	10-C-011-12
				事体エネルギー研究所内	
					-
					•
. 4	liki sa Pali	14.1			
(54)【発明の名称】 4	導体装置および	その製造方法	1. 18	a francisco de la Carta. A carta de la C	
[目的] 度映状鉛線ゲイイナミック駆動をおこなう	ト型半導体装置を用 集積回路の最適な構	いて、ダ 成および		anapelon in the control of the contr	
[目的] 摩睺状語様ゲイイナミック駆動をおこなう (日本) 東京野性はある。(修 (情報) 摩睺状語様ゲイ	ト型半導体装置を用 乗銭回路の最適な構 正有)。 ト型トランジスタを	いて、ダ !成および 注するダ			
[目的] 度映状鉛線ゲイイナミック駆動をおこなう	ト型半導体装置を用 乗銭回路の最適な相 正有) ト型トランジスタを 環に、リーク電流の	いて、ダ 成および 有するタ 小さなエ		Entrata de distributación in a como construir	
[目的] 詹睺状能器ゲイイナミック駆動をおこなう 6月 写真の提供する。(6 「何成」 海豚状能器ゲイ イナミック回路を付ける ドエを形成するために、近 しかつ、その他の高速動	ト製半導体装置を用 乗鉄回路の最適な構 正有) トランシスタを 連に、リークを流の 生居の厚さをえる「 作を要求される下F	いて、ダ はあよび 有するダ 小さなで			
[目的] / / / / / / / / / / / / / / / / / / /	ト製半導体装置を用 乗鉄回路の最適な構 正有) トランシスタを 連に、リークを流の 生居の厚さをえる「 作を要求される下F	いて、ダ はあよび 有するダ 小さなで		Entrata de distributación in a como construir	
[目的] 詹睺状能器ゲイイナミック駆動をおこなう 6月 写真の提供する。(6 「何成」 海豚状能器ゲイ イナミック回路を付ける ドエを形成するために、近 しかつ、その他の高速動	ト製半導体装置を用 乗鉄回路の最適な構 正有) トランシスタを 連に、リークを流の 生居の厚さをえる「 作を要求される下F	いて、ダ はあよび 有するダ 小さなで			
[目的] / / / / / / / / / / / / / / / / / / /	ト製半導体装置を用 乗鉄回路の最適な構 正有) トランシスタを 連に、リークを流の 生居の厚さをえる「 作を要求される下F	いて、ダ はあよび 有するダ 小さなで			
[目的] / / / / / / / / / / / / / / / / / / /	ト製半導体装置を用 乗鉄回路の最適な構 正有) トランシスタを 連に、リークを流の 生居の厚さをえる「 作を要求される下F	いて、ダ はあよび 有するダ 小さなで		EAST OF THE STATE	
[目的] / / / / / / / / / / / / / / / / / / /	ト製半導体装置を用 乗鉄回路の最適な構 正有) トランシスタを 連に、リークを流の 生居の厚さをえる「 作を要求される下F	いて、ダ はあよび 有するダ 小さなで		EAST OF THE STATE	
[目的] / / / / / / / / / / / / / / / / / / /	ト製半導体装置を用 乗鉄回路の最適な構 正有) トランシスタを 連に、リークを流の 生居の厚さをえる「 作を要求される下F	いて、ダ はあよび 有するダ 小さなで			
[目的] / / / / / / / / / / / / / / / / / / /	ト製半導体装置を用 乗鉄回路の最適な構 正有) トランシスタを 連に、リークを流の 生居の厚さをえる「 作を要求される下F	いて、ダ はあよび 有するダ 小さなで			
[目的] / / / / / / / / / / / / / / / / / / /	ト製半導体装置を用 乗鉄回路の最適な構 正有) トランシスタを 連に、リークを流の 生居の厚さをえる「 作を要求される下F	いて、ダ はあよび 有するダ 小さなで			
[目的] / / / / / / / / / / / / / / / / / / /	ト製半導体装置を用 乗鉄回路の最適な構 正有) トランシスタを 連に、リークを流の 生居の厚さをえる「 作を要求される下F	いて、ダ はあよび 有するダ 小さなで			
(目的) 溶映状铅線ケイ イナミック駆動をおこなう GR 写真の操作さる。(6 (情成) 溶映状铅線ゲイ イナミック回路を得成する FT を形成するために、近 いかつ、その他の高速動	ト製半導体装置を用 乗鉄回路の最適な構 正有) トランシスタを 連に、リークを流の 生居の厚さをえる「 作を要求される下F	いて、ダ はあよび 有するダ 小さなで			
(目的) 溶映状铅線ケイ イナミック駆動をおこなう GR 写真の操作さる。(6 (情成) 溶映状铅線ゲイ イナミック回路を得成する FT を形成するために、近 いかつ、その他の高速動	ト製半導体装置を用 乗鉄回路の最適な構 正有) トランシスタを 連に、リークを流の 生居の厚さをえる「 作を要求される下F	いて、ダ はあよび 有するダ 小さなで			
[目的] / / / / / / / / / / / / / / / / / / /	ト製半導体装置を用 乗鉄回路の最適な構 正有) トランシスタを 連に、リークを流の 生居の厚さをえる「 作を要求される下F	いて、ダ はあよび 有するダ 小さなで			

[特許請求の範囲]

【請求項1】 同一基版上に少なくとも2つのポリシリ コン溶膜ドランジスタを有する集様回路において、

ポリシリコン強限トランジスタの活性層は 4 5 0 C以上の熱アニールによって結晶化され、

そのうちの少なくとも1つのポリッリコン理解トランジスタはその活性層の厚さが7.0 nm以下であり、他のポリッリコン理解トランジスタの活性層の厚さは70 nm 以上であることを特徴とするポリッリコン理解トランジスタ集後回路。

[請求項2] 岡一基版上に少なくとも2つのポリシリコン連联トランジスタを有する集積回路において、

ポリシリコン強限トランジスタの活性層は 4/5 0 で以上 ・の熱アニールによって結晶化されたごとど、

そのうちの少なくとも1つのポリシリコン海豚トランジス分はその治性層の下に厚き50mm以上の危難解をはさんで、お記法性層とは異なる原きの別の実質英性なポリシリコン層を有することを特徴とするポリシリコン理のトランジスタ集積回路。

(請求項3) 同一番版上に形成された痕数の意味トランジスタによって構成されたイメージセンサーの駆動回 間において:

薄膜ドランジスタの活性層は45.0で以上の熱アニール によって結晶化されたことと。

信号出力度の溶解トランジスタの活性層の厚さがフロー m以下であることと。

他の薄膜トランジスタの活性層の厚さがプロnm以上であること、とを特徴とするイメージセンサー

【経球項4】 強限トランジスタによって機成されたア クティブマトリクス領域とその駆動回路を同一基底上に 有する液晶ティスプレー装置において、薄限トランジス タの活性度は4.50 で以上の熱アニールによって結晶化 されたことと

アクティブマトリクスを構成する強限トランジスタの活性層の厚さがアロnm以下であることと。

周辺回路を構成する液質トランジスタの活性層の厚さが フロ・m以上であること、とを特徴とする液晶ディスプ

(頭求項5) ・ 経縁表面上に形成された理解トランジスタを有する半路体メモリー表面において その部辺回路およびメモリー素子領域は、活性層が45

その即辺回路およびメモリー素子領域は、活性層が45 ので以上の無スニールによって結晶化された確認トラン シスタによって形成され

各度以トランジスタのゲイト電便がビット貸に、その不 時間傾転(ソース、ドレイン)の一方がワート貸に投稿 され、他の不時間積減以キャパンタに放成されたことを 特徴とする手塔体メモリー製造において、

メモリー業子領域の理解トランジスタの活性層の厚さが 70 nm以下であることと

周辺回路を構成する意味トランシスタの活性層の厚さが

7 On m以上であること、とを特徴とする単準休メモリー結構

【請求項6】 絶縁表面上にアモルファスもしくはそれと同等な低い結晶性を有する第1の半級体域製を形成する工程と、

前記半導体接限上に厚きが100mm以上の絶縁映を形成する工程と、

村記記録被映上に、第1の半導体被映とは厚さが異なり、アモルファスもしくはそれと同等な底に結晶性を目する第2の半導体は映を形成する工程と、第2の半導体 被映るよびその下の路線映を除去して、第1の半導体機 被が露出した領域を形成する工程と、

450 C以上の熱アニールによって、村記第1および第 2の半路体接膜を結晶化せじのる工程と、

対記半途体をパターニングして複数の合状制料を形成する工程と、

前記点状領域にゲイド電極を設ける工程と、

村足兵状領域に選択的に、あるいは自己整合的に不純物 を導入して不純物領域(ソース、ドレイン)を形成する 工程ともすることを特徴とする理解トランジスタ集後 回路の作製方法:

[0001]

「無陽本幹部見金蘭」本美明は集様回路とその作者方法に関する。具体的には、液晶素示疑度やタイナミックR AM (DRAM) のように、マドリクス構造を有し、スイッチング素子としてMO S型もしくはMI 6 (金屋・経縁作・半路体) 型電界効果型素子(以上を、MO S型 オ子と総合する)を有し、ジイナミックな動作をおごなってとを特徴とするマトリクス装置(電気光学表示を固定、半路体メモリー装置を含む) およびそのための短動回路、あるいはイメージをフサーのような単純化された転動回路を有する半路体回路に関する。特に本発明は、MO S型素子として発酵表面上に形成された薄膜半路体トランジスタ等の薄膜半路体素子を使用する装置に関し、薄膜トランジスタ等の薄膜半路体素子を使用する装置に関し、薄膜トランジスタ等の薄膜半路体素子を使用する装置に関し、変限トランジスタを有する装置に関する。

[0002]

区別されている。

【0.0 0/3】もっとも、最近ではポリシリコンとアモルファスの中間的な状態を呈する材料も利用する研究がなされているが、本明細書では、何らかの無めプロセス(例えば、45-01年上の退度での無アニールやレーザー光等の接力なエネルギーを摂射するごと)によって何らかの結晶状態に達したものを全てポリシリコンと作することとする。

【〇〇〇4】また、単結晶シリコン乗枝回路においても、いわゆるS〇1球樹としてポリシリコンエドエが用いられており、これは例えば高乗焼皮SRAMにおいて、負荷トランジスタとして使用される。但し、この場合には、アモルファスシリコンエドエはほどんと使用されない。

(0:005) さらに、乾燥を仮上の半塩休回路では、 慈 版と配路との存金結合がないため、非常な高速が作が可能であり、経済速マイクロブロセッサーで配き速メモリーとして利用する技術が経察されている。

(0.005) 一般にアモルファス状態の半越体の電具等 動度は小さく、したがって、高速動作が要求されるエド Tには利用できない。また、アモルファスシリコンでは、P型の電界移動度は延しく小さいので、Pチャネル型のFFT、(PMOSのTFT)、を作到することができず、したがって、Nチャネル型TFT、(NMOSのTFT)と組み合わせで、相撲型のMOS回路(CMOS)、毛形成することができない。

【0,007】しかしながら、アモルファス半導体によって形成したTFTはOFF電流が小さいという解散を持つ、そこで、マトリクスのドランジスタのように、それはどの高速動作が要求されず、一方の準電型だけで十分にはどの高速動作が要求されず、一方の準電型だけで十分の高速動作が要求されず、一方の準電型だけで十分の開発に対明されている。しかしながら、より高度な用、例えば、天規模マトリクスの液量ディスプレーにはアモルファスシリコンTFTを利用することは国量であった。また、当然のことながら、高速動作が要求されるディスプレーの周辺回路でイメージをジザーの軽数回路には利用できなかった。また、同じ、マトリクスを構成であるとはいえ、単端体メモリー製造に利用することも国地であるとはいえ、単端体メモリー製造に利用することも国地であるとなばいた。

[0.008] カ ラ結晶半路体は、アモルファス半路体よりも発展移動度が大きく、したがって、高速動作が可能である。例えば、レーザーアニールによって再結晶化させたシリコン線を用いたTFTでは、発展移動度として、3000mm2/V×66の値が得られている。通常の単語品シリコン番板上に形成されたMOSトランソンのの発展を動度が5000mm2/V×6倍度であることがあると、低のて大きな値であり、単結品シリコン上のMOS回路が発板と配換器の寄生容量によって、動作速度

 $x^{\frac{1}{2}} = x \cdot L^{1}$

が期限されるのに対して、絶縁差板上であるのでそのような制的は何ら無く、著しい高速動作が期待されている。

【0009】また、ポリシリコンでは、NMOSのTFTだけでなく、PMOSのTFTも同核に得られるのでCMOS回路を形成することが可能で、例えば、アクティブマトリクス方式の液晶表示装置においては、アクティブマトリクス部分のみならず、周辺回路(ドライバー等)をも、CMOSの多結晶下下で構成する。しれゆるモノリシック構造を有するものが知られている。対流のSRAMに使用される下下でもこの点に注目したものであり、PMOSをTFTで構成し、これを負荷トランジスタとしている。

【00-1-0】また、通常のアモルファスエデエにおいては、連結品」の技術で使用されるようなセルファラインプロセスによってソースンドレイン構造を形成することは国和であり、ゲイト機能とジースプトレイン開始の規範学的な重なリによる概定者並が問題となるのに対し、ポリシリコンエデエはセルファラインプロセスが採用できるため、寄生者全が夢しく如えられるという特徴を持

(00.1.1) しかしながら、ポリシリコン下に下はゲイトに電圧が中加されていないとき(中選択時)のリーク電流がアモルファスシリコン下に下に比べて大きく、液晶ディスプレーで使用するには、このリーク電流を描うたのの構動音量を設け、さらに下に下ると改造別にしてリーク電流を描くという手段が課じられた。

(0012) 例えば、アモルファスシリコンエドエの高 いっドド城坑を利用し、なおかつ。同一菱板上にモンリ シックに高い砂劫機を有するポリシリコンドドエの周辺 四路を形成しようとずれば、アモルファスシリコンを形 成して、これに選択的にレーザーを照射して、周辺回路 のみを結晶化せじめるという方法が追索されている。

【0013】しかしながら、現在のところ。レーザー瞬射プロゼスの危険性の問題(例えば、照射エネルギーの配力切一性が悪い等)から歩管りが底く、また、アクティフマトリクス領域には参助をの医いアモルファスシリコンTFTを使用することになるので、より高度な利用は困難であった。レーザー照射プロセスについては、より信頼性が高く、コストの低い熱アニールが遅まれた。また、製品の付加価値を高のる意味から最低でもTFTの参動度は50m2/Vェが選まれた。

[0014]

(発明が解決しようとする課題)、本発明はこのような国 機な課題に対して解析を与えんとするものであるが、そ のたのにプロマスが観望化し、歩管りを下やコスト上昇 を招くことは望ましくない、本発明のま旨とするところ は、再移動機が要求される下下下と低リーク母説が要求 される下下上しると種類の下下下を最小限のプロセス の変更によって、重要性を解析しつつ、容易に作り分け

ることにある。

[0:015]

「問題を解決する方法」本発明の適用される半導体回路は普遍的なものではない。本発明は、特に液晶表示装置等の電界の効果によって光の透過性や反射性が変化する材料を利用し、対面する電係との間にこれらの材料をはさみ、対面電性との間に電界をかけて、画像表示をおこなったののアクティブマドリクス回路や、「ORAMOようなギャパンタに電台を審検することによって記憶を保持するメモリー装置や、同じくMOSドランジスタのMOS情温部をギャパンタとして、あるいはその他のキャパンタによって、次段の回路を駆動するダイナミックフトレジスタのようなダイナミック回路をようなデンタフトレジスタのようなダイナミック回路をアナログ的な信号出力を制御する回路とデオークの路を開発とアナログのな信号出力を制御する回路とスタテンターを回路をに通している。特に、ダイナミック回路とスタテッィク回路の退録された回路に通している。特に、ダイナミック回路とスタテッィク回路の退録された回路に通している。

(0.01 61) 従来、高い参加度のエドエを作るだめには、活性目の結晶性を高のることが必要とされた。そのためには、結晶化温度を800で以上に高のることが有効であったが、そのような晶件では使用に耐える基係が着じく動わられてしまうので、理ましい方法ではない。一方、活性目の呼きを70m以上、好ましくは1,00m以上とすることによっても結晶性が向上することが発見された。逆に、活性目の呼音が7.0m以下、典型的には5.0m以下の6のでは、結晶性は良くなかっ

【0017】本発明はこのような、活性層の厚きによって結晶性が刺繍できることに注目し、この性質によって 必要な特性を有するTFTを同一毎板上に得ることを特 数とする。

[0016] 例えば、活性層の結晶化を550~750 ででおこなった場合、活性層の厚さが100 nmのTF では、NMOS、PMOSの電界参助液は、それぞれ、30~80 cm2 // Vs、20~60 cm2 // Vs であったが、活性層の厚さか50 nmのものではでは、 NMOS、PMOSの電界参助度は、それぞれ、10~ 30 cm2 // Vs 5~20 cm2 // Vs と然下した。 このことは、活性層の厚さによって結晶化に進いがある こととも取する

[OO.1.9] しかしながら、さらに興味深いことには、このような活性層の厚さの違いによって、リーク電流を異なることが発見された。その様子は図1に示されている。図1において、(A) はPMO Sの、(B) はNM O Sの特性をそれでも示し、また。およびでは活性層の厚さが100 nmの、かおよびはは性層の見さが3の、ののものを示している。図から明らかなように、NMOS PMO Sとも、活性層の厚さが50 nmの TETの方が、1,00 nmのものよりら1~3 桁種食り、さし、本発明人の研究によれば、このような効果は活性層

の厚さが?On mの前後で、極めて動的に変化が生じることが明らかになった。

(0020) 本発明は、この特性を利用したもので、高 多動度が要求される下下下においては、活性層の厚さを 70nm以上、好ましくは1,00nm以上とする一方。 多動度よりも低リーク電流が要求される下下では、活 性層の厚さを70nm以下、好ましくは20nm以下 なるように、同一至板上に厚さの実体る実質支性なシリ コン層を2層もしくはそれ以上板層し、厚いシリコン層 を約着の下下下の活性層とし、強いシリコン層を接着の 下下下の活性層とする。この標には、これらのシリコン 層の間に、厚さ1,00nm以上の路線取を形成すること か避まれる。路線膜の材質としては酸化理解が適している。

【0021】 本発明の別の方法は、上記のように2層のポリシリコン層を形成するかわりに、シリコン層において、厚さの異なる傾相を形成し、シリコン層の厚い傾短には、高砂動度の下下下を形成し、違い傾向にはボリークの下下でを形成する。このようなシリコン層の厚さを認所によって変えるには、シリコン層の増枝を2段階によって変えるには、シリコン層を選択的にエッチシグすればよい。単核したシリコン層を選択的にエッチシグすればよい。

【0082】 水発明においては、透性層は 450℃以上、の無アニールによって、高級動産下ドナを使り一ク電流 ドドナの双方の送性層の暗晶化をおこなう。ここで、無 アニールを用いるのは、均一性において使わているから である。なお、無アニールの工程は、ゲイト電極が形成 された後でも、ソースンドレインが形成された後でも様 わない。

【0023】 治アニールの退度は、基場でその他の材料によって制的を受ける。基係材料の制的に関しては、シリコンや石英を基板として使用した場合には、最高は100での熱アニールまで可能である。例えば、典型的な無アルカリガラスであるコーニング村の7059ガラスの場合には、650で以下の温度でのアニールが望ました。しかし、本発明では、基板以外に、各下FTにおいて必要とされる特性を考慮して設定されなければならなし、一般に、アニール速度が高ければTFTの組品対長が進入、移動度が高くなるとともに、リニク電流が増大する。したがって、本発明のことは「ロータ電流が増大する。したがって、本発明のことは「ローを循ムに異なる特性のTFTを得るには、アニールの退度は、450~800で、好まじくは550~7500とまできである。

【0024】 本契明の1つの例は、激品等のアクティフマトリクス回路の表示部分において、ポリンリコンTFTをスイ・チングトランジスタとして用い。アクティブマトリクス領域のTETが設性層の厚さを70nm以下、好ましくは10つ50nmとし、一方、周辺回路に一使用されるTFTの送性層の厚さを70nm以上、好ましくは100~300nmとすることである。

[0.0.2.5] 村記のような表示回路部(アクティブマドリクス)とその転動回路(周辺回路)とを有する装置において、軽動回路をCMO・S回路とすることがのでましい。この場合、回路の全てがCMO Sである必要はないが、トランスミッションガイドヤインバータ回路はCMO S化されるのが望ましい。そのような装置の概念図を図2(A)に示した。図には絶縁基板フ上にチータドライバー1とガイトドライバー2の構成され、また。中央部にエドエを有するアクティブマドリクスのが構成され、これらのドライバー部とアクティブマドリクスをがガイト集3、データ線5によって競技された表示装置が示されている。アクティブマドリクス3はKMO・SあるしはPMO SのTECT(回面ではPMO S)を有する画業セル4の集合体である。

[0:02:6] ドライバー部のCMOS回路に関しては、 定移が原を得るために活性層における配名で至年、炭素 等の不純物の適度は10:80m3以下、行ましくは10 17 cm-8以下とすることが望まれる。その結果、例え は、アドアのしきに適番圧は、NMOSでは0、5~2 V、PMOSでは一0、5~3V、36に移動度は NMOSでは30~150cm2 /Vs、PMOSでは 20~100cm2 /Vsであった。

【0.02 7】 一方、アクティブマトリクス部においては、リーク母達が、ドレイン程圧(V.で)。A程度の小さな素子を単独もしては観察に利にして用いることによって、補助音量を小さくすることができ、さらには全く不必要とすることができた。

[0.0.2.8] 本発明の2 つめの例は D.R.A.Mのような半路体 メモリーに関するものである。半路体 メモリー被遇は、単結晶・Cでは際に速度の限界に速じている。これ以上の高速動作をおこなわせるには、トランジスタの電流音をより大きくすることか必要であるが、それは消費電流の一段の脚節の原因になるはかりではなく、存にキャパンタに電流を書えることによって配像動作をおこなら D.R.A.M.に関しては、キャパンタの音量をこれ以上、拡大できない以上、駆動電圧を上げることによって対応するしか方法がない。

[0.03.0] DRAMにおいても 1T /ン ゼル情語の 場合には、先の映画表示機器と回路構成がはとんど同じ であり、それ以外の構造のDRAM(例えば、3T /ン ゼル構語)でも、記憶ビンド群の下下に本発明の活性 間の原すが7.0 m以内ではませくは10~50mmの リーク機関の1さ以下に下を使用する。一方、その駆動 四路は十分な高速動作を必要とされるので、同じの海画 表示装置と同様に、活性層の見さが70nm以上、好ましたは100~300/mのTFTを用い、また、消費・電力を抑制する目的からは同様にCMOS化することが、選ましい。

(0.031) このような半線体メモリー製造においても、基本的なフロック構成は図2(A)のものと同じである。例えば、DRAMにおいては、1がコラムデコーター、2がローデコーダー、3が記憶余子部、4が単位・記憶ビッド、5がビッド機、6がワード線、アが(6) 準値である。

【00 32】 本発明の第3の応用例は、イメージセンサー等の副動回路である。図 2 (日) には、イメージセンサーの1 ピットの回路側を示したが、図中のフリップ・フロップ回路 8 およびパッファー回路 9 は、追案、CMの5回路によって構成され、主発協に中国される高速がルスに建設できるだけの高速の広告が表示される。一方、その信号出力放の下ドイ・0は、フォトダイオードによってキャパッターに審議された報荷をジフトレジスタ部8、9からの信号によって、データ論に放出するダムの役目を負っている。

【0033】このようなTFT10には、高速の等もまることながら、リーク電流のかないごとも要求される。したがって、このような国際において、国際の、9のTFTの活性層の厚さはスのの所以上、好ましくは100~300mとすることが理まれる。一方のTFT10においては、活性層の厚さはプロの所以下、好ましくは10~50mmであることが望まれる。この場合、TFT10においてはリーク電流と移動度がその目的に合致するように活性層の厚きを最適化しなければならないことは言うまでもない。

[0034]

【実施例】

(実施例1) 図3に本実施例を示す。本実施例は、T F T型液晶表示装置の用辺回路およびアクティブマトリ クス領域にポリシリコンTFTを形成じたものである。 【0035】ます、コーニング7,059基板1:01上 に、スパッタ法によって第1の下地酸化駅102を厚さ 20~200nm堆積した。さらに、その上にモノシラ。 ンも じくは ジシランを原料とする プラスマ C V D 法も じ くは滅圧CVD法によって、第1のアモルファスシリコ ン供103を厚さ30~50mm堆積した。このときに は、アモルファスシリコン原中の酸素および窒素の遺産 は1018cm-2以下: 計まじくは1017cm-2以下とす る。この目的には選座CV D法が通じている。本実施例 では、险条退度は 1 D 17 c m-2以下とした。このアモル ファスシリコン似の上に再びスパッタ法によって第2の 酸化建業隊 (厚さ100~150 nm) 104を形成し た。さらに、同様な手段によって、第2のアモルファス シリコン映 1 0 5 を推破した。この様子を図 3 (A) に ऋ इ ∙

【0.03.6】その後、図3 (8) に示すように、周辺回路傾域のみを残して、他の第2のアモルファスシリコン関を除去した。そして、残ったアモルファスシリコン関105をマスクとして、第2の酸化理無関104を除去し、結局、周辺回路傾域のみに第2の酸化理無関107を移出し、他の傾域は第1のアモルファスシリコン関103を露出せしのた。

(0037) さらに、図3(O)に示すように、エFT を形成する身状の傾倒108(周辺回動用)および108(マトリクス下下下用)を形成した。そして、図3(O)に示すようにスパッタ法等の手動によっての3(テドラ・エドキシ・シラン)等を使用して、ブラステジ、D法によって成敗してもよい。特に本実施例では、身状傾倒の皮蓋が大きいので、ステップカバレージのよい成取方法が必要とされるが、TEOSを使用した、加酸的方法が必要とされるが、TEOSを使用した、加酸的方法が必要とされるが、TEOSを使用した、加酸的方法が必要とされるが、TEOSを使用した、加酸的方法が必要とされるが、TEOSを使用した、加酸的方法が必要とされるが、たたし、この場合には、成酸的方法が出版を作らちらで以上の過度での、3~3時間アニールすることが選ましい。

[0038] その様、図3(6)に示すように、厚さ2 00mm Sumの内型ジリコン駅をLPCVではは、 って形成して、これをパターニングし、各点状間短にゲーイト環接 111~119を形成した。N型シリコン駅の 代わりに、ダンダル、クロム、チタン、ダングステン、 モリプデン等の比較的関係性の良好な金属好料を使用し でもよい。

【003·9】 その後、イオンドーピング法によって、各 TFTの高状シリコン映中に、ゲイト電信部をマスクと して自己整合的に不特権を注入した。この際には、最切 に全値にフィスフィン(PH8)、をドーピングガスとし 大橋を注入し、その後、図の高状様項108の名割およ びマドリクス領域をフォドレジストで覆って、ジボラン (02 H6) をドーピングガスとして、高状様域108 の左側に関索を注入した。ドーズ量は、続は2~8×1 0150 m/2、御書は4~110×1015c m-2とし、御書 のドーズ皇が様を上回るように数定した。

10040) さらに 550-750でで2-24時間 アニールすることによって 結晶化をおこなった。本実施的では、600でで24時間隔アニールをおこなった。このアニール工程によって、イオンの注入された情報の本ならず、それまでアモルファス状態であったゲイト電低の下にある活性原を活晶化せしめることができた。じかしながら、為状体句100の活性原は100~15,00mと マドリグス領域100の活性原は100~15,00mと マドリグス領域100の高性原は100~50mのと マドリグス領域100の機域114、およびN型の機域115、116が形成された。これらの領域のシート様式は200~60,00プレであった。

【0.0441】その後、図3(F)に示すように、全面に

原間絶域物117として、スパッタ法によって酸化球巻 酸を厚さ3.00~1000mm形成した。これは、プラスマCVD法による酸化理素関であってもよい。特に、TEOSを原料とするプラスマCVD法ではステップカパレージの良好な酸化理素関が得られる。

【0042】その後、画素電極1:22として、スパッタ 法によって」TO膜を形成し、これをパターニングし た。そして、TFTのツースノドレイン(不純物領域) にコンタクトホールを形成し、クロム配換す18~12 1を形成した。図3(F)には左側のNTFTとPTF エでインバータ回路が形成されていることが示されてい る。配線 1 1 8~ 1 2 1は、シート抵抗を下げるためク ロムあるいは変化チタンを下地とするアルミニウムとの 今層配線であってもよい。最後に、水素中で350℃で 2時間アニールして、シリコン活性層のタングリングボ ンドを減らした。以上の工程によって周辺回路とアクテ ィブマトリクス回路を一体化して形成できた。本実施例 では、厚さの異なる2層のシリコン供を堆積することに よって、2種類のTFTを形成することができたが、同・ 様に3種類の厚きの異なるシリコン供を形成して、3つ・ の特性の異なるエドエを形成することも可能であり、さ らに多くの種類のエド下を同一拳板上に形成することも 可能である.

(0043) (実施例2) 図4に本実施例を示す。本 実施例は、アモルファスシリコンのP に N層合を利用し たイメージセンサーの配動回路 (CMOSロリック部 よびサンブル4ホールド (SH) 部) にポリシリコンエ ドエを形成したものである。

【0044】まず、コーニング7.059基版201上 に、スパッタ法によって下地酸化脚202を厚さ20~ 200mm堆積した。さらに、その上にモノシランもし くはシンランを原料とするフラスマロゾロ法もしくは消 近CVD法によって、アモルファスシリコン棋203を 厚さは50~250mm堆積した。このときには、アモ ルファスシリコン関中の詮索および密索の遺産は 1 018 cm-2以下、行ましくは1017cm-2以下とする。この 目的には近圧CVD法が適している。本実施例では、酸 表遺房は 10 f7 c m-2以下とした。 そして、このアモル ファスシリコン鉄を選択的にエッチングして、厚い殺域。 204 (エッチングされていない部分で、厚さは150 ~ 200 nm。 CMO S回路に使用する。)と遠い領域 205 (エッチングされた部分で、厚さは30~50 ∩ m. SH部に使用する。)を形成した。この様子を図4・ (A) に示す。

(0045) このような、エッチングを使用する方法の 代わりに、最初に成さるの~50 nmのアモルファスシ りっご検を形成し、これにフォトレジストを維重して パタニニングし、さらに、シリコン解を超れて厚さ50。 ニ17.0 nm権権した後、リフドオフ法によって、パタ ニニングされた傾転のシリコン解を除去してもよい。 【0.0.4.6】 次に、500 でで2 4時間アエールすることによって、アモルファスシリコン駅の結晶化をおこなった。その後、これらの51 駅を高坑にバターニングし、別えば、図4 (8) のように、CMO 5回路領域205と5HのTFT領域207を形成じた。さらに、図4 (0) に示すように、これらの高状傾転を限って、スパッタ法によって酸化理条数(厚さ50~150 mm)を形成し、これをグイド領線駅208とした。その後、厚さ200 mm~5 μmのフロム駅をスパッタ法によって形成して、これをパターエングル、各高状傾域にゲイド電像2009~2~1 を形成した。

[0047] その後、図4(D)に示すように、イオンドーピング法によって、各TFTの兵状シリョン関中に、ゲイト電極部をマスクとして自己整合的に不良物を注入した。この時には、最切に全面にフォスフィン(PHS)をドーピングガスとして様を注入し、その後、図の兵状間短206の左側のみをフォトレジストで買って、ジボラン(同2 HS)をドーピングガスとして、兵状間担206の左側と兵状間短207に職衆を注入した。ドース全が、機比2~8×1015cm-2、関東は4~10×1015cm-2とし、租業のドース全が係を上回るよう工設定した。

【0.0.4.6.】ドーピング工程によって、シリコン族の結晶性が破壊されるが、そのシートが抜は、Kのシロ程度とすることも可能であった。しかし、この程度のシート 形成では大きすぎる場合には、さらに、5.0.0でで2~ 2.4時間アニールすることによって、より、シートが拡 を低下させることが可能である。また、レーザー光の如き強光を照射することによっても同様の降下が得られ

[0049]以上の工程によって、N型の領域212。 および2型の領域213、214が形成された。これらの領域のシート形成は200~8000/ロであった。 その後、全面に層部路線物215として、スパッタ法によって酸化建築限を厚さ300~1000nm形成した。これは、プラスマCVP法による酸化建業限であってもよい。特に、TEOSを原料とするプラスマCVP法ではステップカバレージの良好な酸化理素限が得られ

【0050】その後、下FTのソースストレイン(不様 物検知)にコンタクドホールを形成し、アルミ配換21 6~219を形成した。図4(E)には左側のNTFT とPTFにでインバータ回路が形成されていることが示されている。最後に、水乗中で350でで9時のアニールして、シリコン酸のダングリングボンドを図らした。以上の工程によってイメージをシサーの駆動回路において、CMOS回路傾回とSH傾地を同一基底上に同時に一体化して影点できた。イメージとンサーを完成させるには、この後に、アモルファス光母象子を形成さればよ

[0.05,1]

【発明の効果】以上の説明からも明らかなように、本類 明は、従来のポリジリコンTFTの作製プロセスにおい て、TFTの活性層となるシリコン層の厚き変更すると いう、鳥小の変更によって、課題を解決することができ た。

【0052】 本発明によって、特にダイナミックな回路 およびそのような回路を有する装置の信頼性と性能を高 めることができた。従来、制に液品表示検査のプライ プマトリクスのような目的に対してはポリシリコンチ オマトリクスのような目的に対してはポリシリコンチ けるの。大が、本発明によってそのような問題はほぼ解決 されたと思われる。さらに、実施例2に示したように追 解基板上のイメージセンサーの軽数回路にも利用でき る。実施例では示さなかったが、単語品半導件集積回路 の立体化の手段として用いられるエテエにおいても本発 明を実施することによって効果を挙げられることは明白 であろう。

【0053】例えば、原辺論理回路を単語品半導体上の半導体回路で構成し、その上に閉間的機物を介して下午下を設け、これによってメモリー曲子部を構成することもできる。この場合には、メモリー曲子部を本気明のPMの9の下下下を使用したDRAM回路とし、その駆動を開放単語品半導体回路にのMの8とで、で構成されている。しから、このような回路をマイグロブロセンザーに利用した場合には、メモリー部を2階に上げることになるので、回接をかかすることができる。このように本実明は産業上、毎のて有益な実明であると考えられる。

【図面的触形分割明MO:SのTFTのゲイト電圧ードレ、イン電流特性を示す。

(B) NMOSのTFTのゲイト電圧-ドレイン電流符 性を示す。

(いずれも、機軸はゲイト電圧(VG)、縦軸はドレイ ン電圧(VD)


【図2】 (A)本発明をアクティブマトリクス装置に 応用した場合のブロック図を示す。


(B) 本発明をイメージセンサーの駆動回路に応用した 場合の回動 関を示す。


【図3】 実施例の工程を示す。 【図4】 実施例の工程を示す。

【符号の説明】

101 轮绿茎板 1.02 第1の下地酸化脒 1.03 第1のアモルファスシリコン酸 1.04; 第2の酸化珪素膜 第2のアモルファスシリコン映 1,05 1.06 残った第2のアモルファスシリコン映 1.07 舞った第2の操作は歩脚 1.08 為状平準体領域 (周辺回路用)







This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ other:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.